日本研發(fā)面積更小的硅光子集成電路 可降低AI運行功耗

　　新華社東京5月4日電（記者 錢錚）日本凱迪迪愛綜合研究所和早稻田大學日前發(fā)布聯(lián)合新聞公報說，他們試制了一種供光子AI（人工智能）加速器使用的硅光子集成電路。新的集成電路面積只有現(xiàn)有產(chǎn)品的約十七分之一。

　　公報說，目前生成式AI受到全球關注。運行這類AI需要數(shù)量龐大的計算機，相應的，削減耗電量、提高處理速度成為新課題。與使用電子集成電路相比，將一部分運算改用光子集成電路的光子AI加速器，能有效削減耗電量并提高AI學習和推論的速度。其中，在硅基上制成的光子集成電路由于容易與電子集成電路及其他光學元件集成，更有望實現(xiàn)小型化。

　　現(xiàn)有光子集成電路產(chǎn)品采用漩渦狀的光波導路結構，至少需要2毫米乘2毫米的面積。研究人員將光波導路的寬度拓展到現(xiàn)有產(chǎn)品的兩倍，采用蛇形的光波導路結構，在硅基上試制出了0.25毫米乘0.92毫米的光子集成電路，并利用有關任務驗證了這種結構的有效性。

　　公報說，研究團隊計劃繼續(xù)推進研發(fā)和技術落地。研究成果將于8日在美國圣何塞市舉行的2023年激光與光電會議上發(fā)布。